English version   English version Versión en español   Versión en español

 Miguel Figueroa

Miguel Figueroa

Profesor Asociado
Departamento de Ingeniería Eléctrica
Universidad de Concepción
Oficina Facultad de Ingeniería Of. 235
Email miguel.figueroa < A R R O B A > udec.cl
Página Web http://www.udec.cl/miguel.figueroa/
Dirección Departamento de Ingeniería Eléctrica
Universidad de Concepción
Casilla 162-C
Concepción
Chile
Voz +56(41)220-4776
Fax +56(41)224-6999

Soy un profesor asociado en el Departamento de Ingeniería Eléctrica de la Universidad de Concepción, donde soy miembro del Grupo de Sistemas Digitales. Recibí my Ph. D. de la Universidad de Washington, en el  Departamento de Ciencias e Ingeniería de Computación.

Currículum Vitae [pdf]

Cursos

Primer Semestre

Segundo Semestre

Estudiantes de Pregrado Actuales

(Click aquí para estudiantes de pregrado anteriores)

Estudiantes de Postgrado Actuales

Investigación

Sistemas Adaptivos Análogos y de Señal Mixta en VLSI

Mis intereses principales de investigación yacen en la implementación de algoritmos de procesamiento adaptivo de señales y redes neuronales de gran escala en VLSI análogo y de señal mixta. La tecnología de VLSI CMOS análogo puede producir circuitos de buen desempeño y muy baja área y disipación de energía con respecto a implementaciones digitales comparables. Sin embargo, el VLSI análogo presenta problemas de no-uniformidad de dispositivos, funciones de transferencia no lineales y fuga de carga, los cuales limitan severamente el desempeño aritmético de los circuitos implementados con esta tecnología. Para combatir estas limitaciones, hacemos uso de nuevos dispositivos CMOS, llamados transistores sinápticos. Estos dispositivos nos permiten utilizar carga elétrica en la compuerta flotante de un pFET para almacenar y actualizar valores análogos en un chip con gran precisión. Este valor análogo puede utilizarse directamente como un coeficiente en un filtro o red neuronal, o puede usarse para calibrar circuitos análogos en el chip y así compensar por variaciones en los parámetros de los dispositivos. Estos dispositivos son además inmunes a los problemas de fuga e inyección de carga comunes en los capacitores tradicionales en VLSI. Así, podemos utilizar transistores sinápticos para implementar sistemas adaptivos análogos y de señal mixta en VLSI, los cuales exhiben un desempeño comparable al de sistemas digitales de mucho mayor tamaño y consumo de energía, para resoluciones aritméticas medianas (ej. 10 bits).

Una línea secundaria de investigación actualmente en desarrollo es el diseño e implementación de sistemas reconfigurables en VLSI para tareas de procesamiento de señales intensivas en cómputo. Esto incluye la proyección de algoritmos sobre FPGAs comerciales contemporáneos, el diseño de nuevas arquitecturas para computación reconfigurable eficiente, y la integración de los sistemas adaptivos en VLSI análogo mencionados anteriormente con lógica digital reconfigurable.


Publicaciones Seleccionadas (lista completa de publicaciones aquí)

Device mismatch, charge leakage and nonlinear transfer functions limit the resolution of analog-VLSI arithmetic circuits and degrade the performance of neural networks and adaptive filters built with this technology. We present an analysis of the impact of these issues on the convergence time and residual error of a linear perceptron using the Least-Mean-Square (LMS) algorithm. We also identify design tradeoffs and derive guidelines to optimize system performance while minimizing circuit die area and power dissipation.

We describe analog and mixed-signal primitives for implementing adaptive signal-processing algorithms in VLSI based on anti-Hebbian learning. Both on-chip calibration techniques and the adaptive nature of the algorithms allow us to compensate for the effects of device mismatch. We use our primitives to implement a linear filter trained with the Least-Mean Squares (LMS) algorithm and an adaptive decorrelation network that improves the convergence of LMS. When applied to an adaptive Code-Division Multiple-Access (CDMA) despreading application, our system, without the need for power control, achieves more than a 100x improvement in the bit-error ratio in the presence of high interference between users.  Our 64-tap linear filter uses 0.25mm2 of die area and dissipates 200μW in a 0.35μm CMOS process.

We have built a 48-tap, 200MHz, mixed-mode adaptive FIR filter with 8-bit input and 10-bit output resolution. The filter stores its tap weights in nonvolatile analog memory cells with linear updates, and adapts using the least-mean-square (LMS) algorithm. We run the input through a digital tapped delay line, multiply the digital words with the analog tap weights using mixed-mode multipliers, and use pulse-based adaptation to set the tap coefficients. The LMS signal-path resolution exceeds 13 bits. The total die area is 2.6mm2 in a 0.35mm CMOS process. The filter consumes 20mW with a 6mA differential output current. We can readily scale the design to higher resolutions and longer delay lines.

We describe a floating-gate trimmed 14-bit 300-MS/s current-steered digital-to-analog converter (DAC) fabricated in 0.25- and 0.18- m CMOS logic processes. We trim the static integral nonlinearity to 0.3 least significant bits using analog charge stored on floating-gate pFETs. The DAC occupies 0.44 mm2 of die area, consumes 53 mW at 250 MHz, allows on-chip electrical trimming, and achieves better than 72-dB spur-free dynamic range at 250 MS/s.

Local long-term adaptation is a well-known feature of the synaptic junctions in nerve tissue. Neuroscientists have demonstrated that biology uses local adaptation both to tune the performance of neural circuits and for long-term learning. Many researchers believe it is a key to the intelligent behavior and the efficiency of biological organisms. Although engineers use adaptation in feedback circuits and in software neural networks, they do not use local adaptation in integrated circuits to the same extent that biology does in nerve tissue. A primary reason is that locally adaptive circuits have proved difficult to implement in silicon. We describe complementary metal-oxide-semiconductor (CMOS) devices called synapse transistors that facilitate local long-term adaptation in silicon. We show that synapse transistors enable self-tuning analog circuits in digital CMOS, facilitating mixed-signal systems-on-a-chip. We also show that synapse transistors enable silicon circuits that learn autonomously, promising sophisticated learning algorithms in CMOS.